本站小編為你精心準備了異步FIFO的設計參考范文，愿這些范文能點燃您思維的火花，激發(fā)您的寫作靈感。歡迎深入閱讀并收藏。

《電子器件雜志》2014年第三期

1FIFO狀態(tài)判斷設計

1．1寫、讀指針的產生過程在FIFO的工作過程中，數據的寫入和讀出是按順序進行的，一旦給其上電，寫\讀指針都指向第1個存儲單元，每當收到寫\讀指令時，寫\讀指針都加1，當寫\讀指針指向存儲器最后一個單元時，寫\讀指針又回到初始位置，形成環(huán)形地址［5］。由于在寫入前一個數據的同時要對下一個數據進行預充電，所以，在寫入第1個數據時是不需要預充電的，這樣寫計數器輸出的寫地址指針要從0開始計數，在寫時鐘處于低電平期間進行數據寫入，在寫時鐘上升沿時發(fā)生跳變，而讀地址指針則是從1開始計數的，在讀時鐘的上升沿發(fā)生跳變。本設計的FIFO容量為1MB(Mbyte)，因此地址指針有20bit。FIFO的工作原理如下:剛開始時，FIFO是處于復位(RESET)狀態(tài)的，讀寫地址都相等且為0，FIFO處于空狀態(tài)，讀信號被阻塞，只能進行寫操作，每進行一次，寫指針就遞增1。在對FIFO進行最后一次寫操作時，寫指針的值由19回到0，此時讀寫地址指針又相等，FIFO處于滿狀態(tài)。此后寫信號被阻塞，只能進行讀操作，同理，每進行一次，讀指針就遞增1，直到讀指針再次回到0，此時FIFO再次回到空狀態(tài)。綜上所述，FIFO的空滿狀態(tài)都是在讀、寫地址指針相等時才會出現，于是判斷空滿狀態(tài)的問題就歸結于如何在讀、寫地址指針相等時，判斷出FIFO是處于空狀態(tài)還是滿狀態(tài)。傳統(tǒng)的方法是直接將讀、寫指針通過一個減法器進行運算，將運算結果與一個預設值進行比較:若(讀指針地址—寫地址指針＜=預設值)時，為滿狀態(tài)，相反為空狀態(tài)。此法存在兩個弊端。首先，采用減法器這樣復雜的運算邏輯會降低FIFO的運行效率。其次，由于運算結果是和一個預設值進行比較，會產生一個相對誤差，其準確性也會降低。本設計采用為寫\讀地址指針分別附加一位的方法來判斷FIFO的狀態(tài)，當寫\讀指針遍歷一次存儲器地址時，則增加的這一位改其“0”，“1”狀態(tài)，通過判斷寫、讀指針該改變位是否相等，從而正確判斷空滿狀態(tài)。即寫邏輯產生WP，WE，WF三組指針，讀邏輯產生RP，RE，RF三組指針，如圖2所示［6］。這里先給出結論:WF要比WP提前一個寫時鐘周期，WE要比WF延遲半個周期，其波形示意如圖3;RF要比RP提前半個讀時鐘周期，RE要比RP提前一個讀時鐘周期。其波形示意圖如圖4。

1．2空滿狀態(tài)判斷當WE［20:0］=RE［20:0］時，存儲器處于空狀態(tài)，EF低電平有效，空狀態(tài)比較邏輯圖如圖5所示［7］。圖5中，將經過寄存器輸出的信號WET組地址指針和經由寫地址產生模塊輸出的RE組地址指針進行比較。這個寄存器是由寫時鐘W_clk控制的，高電平有效，主要起到同步信號的作用，減少亞穩(wěn)態(tài)出現的概率［8］。空標志EF的寄存器由讀時鐘R_clk控制，低電平有效，當開始向存儲器最后一個空間內讀出數據時，那么在讀時鐘的下降沿觸發(fā)時，空標志EF降為低電平。此后對存儲器進行寫入操作，即在寫時鐘的上升沿觸發(fā)時，空標志EF再次升為高電平。另外，為了避免讀時鐘W_clk的高電平和R_clk的低電平同時到來的情況，EF寄存器的置位端由寫時鐘和其延遲后的信號產生的窄脈沖來控制［9］。由于EF寄存器在讀時鐘為低電平時將數據輸出，所以RE指針在讀時鐘的下降沿不能發(fā)生跳變，而只能在上升沿跳變，因此得出結論RE比RP提前一個周期。當WF［19:0］=RF［19:0］，但WF［20］≠RF［20］，即增添的附加位不相等時，存儲器處于滿狀態(tài)，滿狀態(tài)比較邏輯圖如圖6所示。同理，將經過寄存器輸出的信號RFT組地址指針和經由寫地址產生模塊輸出的WF組地址指針進行比較。當開始向存儲器最后一個空間內寫入數據時，那么在寫時鐘的下降沿觸發(fā)時，滿標志FF降為低電平。此后對存儲器進行讀操作，即在讀時鐘的上升沿觸發(fā)時，滿標志FF再次升為高電平。由于FF寄存器在寫時鐘為低電平時將數據輸出，所以WF指針在寫時鐘的下降沿不能發(fā)生跳變，而只能在上升沿跳變，因此，WF要比WP提前1個周期。如圖7和圖8所示為使用Verilog仿真得到的寫操作過程波形圖，在寫時鐘W_clk的某個下降沿來臨時，滿狀態(tài)出現，此時FF變?yōu)榈碗娖健?/p>

2轉發(fā)功能

FIFO的轉發(fā)能力是指當FIFO從一個系統(tǒng)接入另一個系統(tǒng)時，不論當前的讀地址指針處于什么位置，第2個系統(tǒng)都能夠將FIFO存儲器中的數據重新讀取。這樣，FIFO中存入的數據可以被多次讀出。如圖9所示，讀地址指針RT處于低電平時有效，在讀時鐘上升沿到來時，系統(tǒng)重新讀出存儲數據。

3測試結果分析

芯片容量為1MB(Mbyte)，數據寬度為18bit，經0．18μmCMOS工藝流片。如表1所示，在電源電壓為5V的情況下，使用J750測試系統(tǒng)對芯片進行測試，輸出的最高電壓為2．8V，輸出的電流為20mA左右。根據測試結果，支持異步讀寫及轉發(fā)功能，讀寫速度超過160MHz，其轉發(fā)功能測試，狀態(tài)標志位功能測試均可達到100MHz，且狀態(tài)判斷準確。

4結束語

本設計采用分別為讀、寫地址增添一位地址的方法，使得讀寫邏輯分別輸出三組地址，這與原先最直接的做法相比，明顯提高了fifo的速度，提高了狀態(tài)判斷的準確性。轉發(fā)功能的實現使得FIFO在一些特定的環(huán)境下具有很好的使用價值。

作者：王凱孫鋒單位：江南大學物聯(lián)網工程學院中國電子科技集團公司58所