本站小編為你精心準備了多探測器數(shù)據(jù)控制思考參考范文，愿這些范文能點燃您思維的火花，激發(fā)您的寫作靈感。歡迎深入閱讀并收藏。

《紅外與激光工程雜志》2016年第四期

摘要：

全譜段光譜成像儀集成可見多光譜、短波/中波紅外以及長波紅外三種探測器，覆蓋十多個譜段，具有目前國內(nèi)同類遙感儀器最寬光譜信息，同時系統(tǒng)復(fù)雜且技術(shù)難度較大。為解決全譜段光譜成像儀多探測器同步控制、海量數(shù)據(jù)存儲與集成處理以及探測器在軌增益、級數(shù)、積分時間等其他參數(shù)調(diào)整問題，設(shè)計了一種多探測器數(shù)據(jù)控制與處理系統(tǒng)。該系統(tǒng)硬件以現(xiàn)場可編程門陣列(FPGA)為核心控制處理單元，采用光耦合差分器件與其它設(shè)備進行連接和傳輸；FPGA軟件采用模塊化設(shè)計思想，自頂向下用硬件描述語言(VHDL)進行設(shè)計；利用仿真工具、硬件模擬器進行驗證，結(jié)果證明了該設(shè)計的正確性和有效性。在實際工程應(yīng)用中，該系統(tǒng)功能全面、接口靈活、可靠性高且易擴展。

關(guān)鍵詞：

數(shù)據(jù)處理；同步控制；多探測器；FPGA；全譜段光譜成像儀

隨著光譜成像技術(shù)和焦平面技術(shù)的發(fā)展，進一步推動光譜成像儀不僅向高空間分辨率、高光譜分辨率、高時間分辨率方向發(fā)展，同時向著多波段、寬光譜覆蓋及小型化方向發(fā)展[1]。將多種探測器集成應(yīng)用于同一臺成像儀，可獲得更多波段、更寬光譜的光譜信息，實現(xiàn)快速、連續(xù)、全天候、多方位的觀測，從而得到更加精確和實時的目標信息[1-2]。例如美國陸地衛(wèi)星Landsat系列載荷業(yè)務(wù)陸地成像儀(OLI)，采用推掃方式成像、探測器陣列，光譜范圍從可見光到紅外光區(qū)，能以足夠的空間、光譜、時間分辨率探測到可能發(fā)生的變化、季度性的實現(xiàn)地球陸地表面的全球覆蓋；歐洲全球環(huán)境與安全監(jiān)測(GMES)計劃哨兵(Sentinel)-2衛(wèi)星，采用推掃方式成像、多波段寬幅集成探測器，光譜范圍可覆蓋從可見光到長波紅外或短波紅外的十多個譜段，用于森林覆蓋和陸地監(jiān)測；此外美國能源部的多光譜熱成像儀(MTI)衛(wèi)星，具有15個成像通道，光譜范圍從0.45～10.7μm,其目的用于探測和辨別大規(guī)模殺傷性武器設(shè)施等[3-6]。這些衛(wèi)星均具有全譜段光譜成像能力。為實現(xiàn)大范圍、全天候的動態(tài)環(huán)境監(jiān)測，我國研制了獨立載荷全譜段光譜成像儀，它采用國際上先進的光學(xué)系統(tǒng)設(shè)計方案，推掃方式成像，集成可見多光譜、短/中波紅外、長波紅外三種類型探測器，光譜范圍可覆蓋十多個譜段，是目前國內(nèi)載荷光譜范圍最寬的成像儀之一，其研制關(guān)鍵除涉及前端復(fù)雜光學(xué)系統(tǒng)設(shè)計、探測器拼接技術(shù)外，還涉及到多探測器控制與數(shù)據(jù)處理技術(shù)、后端大規(guī)模讀出電路技術(shù)等多項關(guān)鍵技術(shù)，文中針對多探測器控制與數(shù)據(jù)處理技術(shù)，設(shè)計了多探測器數(shù)據(jù)控制與處理系統(tǒng)(MDCPS)，以解決多探測器同步工作控制、海量數(shù)據(jù)存儲、多源數(shù)據(jù)集成處理和在軌參數(shù)調(diào)整等問題。文中首先簡要介紹了該系統(tǒng)應(yīng)用背景及主要功能，重點描述了系統(tǒng)各硬件設(shè)計和軟件模塊詳細設(shè)計思路和方法，通過仿真軟件和硬件模擬器對該設(shè)計進行了驗證與測試，最后給出驗證及測試結(jié)果。

1系統(tǒng)概述

1.1應(yīng)用背景MDCPS應(yīng)用于全譜段光譜成像儀，其所在位置如圖1所示。此成像儀由光機分系統(tǒng)和電子學(xué)分系統(tǒng)兩大部分組成，前者包括主光學(xué)系統(tǒng)、分光系統(tǒng)、探測器焦面組件；后者包括三個視頻電路系統(tǒng)、數(shù)據(jù)控制與處理系統(tǒng)(MDCPS)、管理控制系統(tǒng)。成像過程為：入射光束經(jīng)主光學(xué)系統(tǒng)后經(jīng)分光系統(tǒng)分為可見多光譜、短/中波紅外、長波紅外三個通道，分別會聚到多光譜CCD、短/中波和長波紅外焦面組件探測器實現(xiàn)各譜段成像，后經(jīng)過各自視頻處理系統(tǒng)完成模擬信號合成、采樣保持、信號放大、A/D轉(zhuǎn)換及數(shù)據(jù)處理后發(fā)送至MDCPS，經(jīng)過數(shù)據(jù)集成處理編排后發(fā)送給數(shù)據(jù)傳輸系統(tǒng)，其中管理控制系統(tǒng)接收衛(wèi)星遙控指令并轉(zhuǎn)發(fā)MDCPS,由MDCPS完成焦成像參數(shù)在軌調(diào)整。

1.2系統(tǒng)功能MDCPS功能有：(1)發(fā)送時鐘、行同步信號給三個視頻處理系統(tǒng)以同步控制各自探測器工作；(2)接收三個視頻處理系統(tǒng)輸出的圖像數(shù)據(jù)，數(shù)據(jù)集成處理后按照衛(wèi)星數(shù)據(jù)要求進行格式編排，分包輸出給數(shù)據(jù)傳輸處理系統(tǒng)；(3)接收管理控制系統(tǒng)發(fā)來的遙控指令包括焦面成像參數(shù)和其他開關(guān)指令等，轉(zhuǎn)發(fā)至三個視頻處理系統(tǒng)，以完成相應(yīng)探測器級數(shù)、增益、積分時間調(diào)整,算法校正等；(4)接收管理控制系統(tǒng)發(fā)來衛(wèi)星參數(shù)(姿態(tài)、時間碼等)，并打入輔助數(shù)據(jù)中相應(yīng)位置。

2系統(tǒng)設(shè)計實現(xiàn)

2.1硬件設(shè)計MDCPS硬件結(jié)構(gòu)包括FPGA、PROM配置芯片、時鐘管理電路、電源電路、視頻處理系統(tǒng)接口電路(包括可見光、短/中波紅外、長波紅外視頻接口電路)、數(shù)據(jù)傳輸系統(tǒng)接口電路及管理控制系統(tǒng)接口電路。其示意圖如圖2所示。(1)可編程邏輯器件FPGAFPGA為整個系統(tǒng)的核心器件，具有編程靈活、集成度高、適用范圍寬等特點。它提供了最高的邏輯密度和高性能I/O，以及嵌入式塊RAM、數(shù)字時鐘管理模塊和DSP算術(shù)功能[7-9]，如采用90nm工藝技術(shù)FPGA器件，其芯片密度高達20萬邏輯單元，從邏輯結(jié)構(gòu)到內(nèi)建模塊均能運行于高達500MHz時鐘頻率，加法器、計數(shù)器和存儲器(RAM/ROM)等，可利用LUT(查找表)實現(xiàn)的邏輯結(jié)構(gòu)以及內(nèi)建的存儲器和DSP等模塊都可以運行在此時鐘速率下。因此，F(xiàn)PGA在數(shù)據(jù)吞吐量、集成度以及整體功耗方面具有優(yōu)越性，且有豐富的IP資源，從而可滿足海量數(shù)據(jù)存儲并準確快速處理[10]。(2)可靠性設(shè)計MDCPS是與多臺設(shè)備相連，其可靠性關(guān)系到多路數(shù)據(jù)傳輸?shù)臏蚀_與穩(wěn)定，文中采取的措施有：系統(tǒng)核心部分的電源、地與輸入、輸出信號完全隔離，這樣受到外界的干擾比較小，處理數(shù)據(jù)就相對準確；電源采用隔離電源模塊與外部分開；與管理控制系統(tǒng)傳輸?shù)倪b控信號通過光電耦合器件隔離；與視頻處理系統(tǒng)、數(shù)據(jù)傳輸系統(tǒng)的同步、數(shù)據(jù)等信號采用差分器件LVDS來傳輸以增強信號傳輸中抗干擾能力；采用專用時鐘管理芯片來產(chǎn)生FPGA工作時鐘，電路包括時鐘同步器、VXCO(壓控晶振)、低通濾波器。時鐘同步器具有高性能、低相位噪聲與低時鐘歪斜特性，可為FPGA提供穩(wěn)定的工作時鐘。

2.2軟件設(shè)計FPGA軟件是整個系統(tǒng)的中心樞紐，按照系統(tǒng)功能劃分為四個模塊：同步控制模塊、圖像數(shù)據(jù)處理模塊、遙控遙測模塊、輔助數(shù)據(jù)處理模塊。其工作原理如圖3所示。由同步控制模塊產(chǎn)生信號2(時鐘、行同步)發(fā)送給視頻處理系統(tǒng)后，接收三臺視頻處理系統(tǒng)圖像數(shù)據(jù)信號3(數(shù)據(jù)、門控、時鐘)，由圖像數(shù)據(jù)處理模塊接收(進行串并轉(zhuǎn)換)、存儲集成處理后發(fā)送(進行并串轉(zhuǎn)換)給數(shù)傳系統(tǒng)信號5(數(shù)據(jù)、門控、時鐘)，遙控遙測模塊接收管理控制系統(tǒng)遙控指令信號4(串行數(shù)據(jù)、使能、時鐘)并轉(zhuǎn)發(fā)給三個視頻處理系統(tǒng)信號1(串行數(shù)據(jù)、使能、時鐘)，同時發(fā)送給輔助數(shù)據(jù)處理模塊，信號6為時鐘管理芯片驅(qū)動信號。各模塊設(shè)計實現(xiàn)如下。(1)同步控制模塊該模塊首先產(chǎn)生驅(qū)動時鐘管理芯片工作時序，從而獲得穩(wěn)定FPGA工作時鐘CLKFPGA12；其次產(chǎn)生時鐘CLKFPGA6、行同步LSYN給三臺視頻處理系統(tǒng)以保證三個探測器同時工作。模塊中設(shè)計了ROM和計數(shù)器，ROM讀出時鐘和計數(shù)器時鐘為晶振時鐘CLK6，CLK6由CLK12分頻產(chǎn)生；ROM用于存儲時鐘管理芯片正常工作的配置碼字，上電復(fù)位完成后，通過計數(shù)器控制在固定時間段讀出相應(yīng)碼字給時鐘管理芯片，待芯片配置完成后，輸出穩(wěn)定的工作時鐘CLKFPGA12給FPGA。由CLKFPGA12通過BUFG后進行二分頻，產(chǎn)生CLKFPGA6，LSYN由計數(shù)器來產(chǎn)生，計數(shù)器時鐘為CLKFPGA6通過BUFG進入全局時鐘網(wǎng)絡(luò)。(2)圖像數(shù)據(jù)處理模塊該模塊用于接收三個視頻處理系統(tǒng)輸出的N位串行數(shù)據(jù)并轉(zhuǎn)換成并行數(shù)據(jù)后進行存儲并處理，同時接收輔助數(shù)據(jù)處理模塊輸出的參數(shù)數(shù)據(jù)，按照衛(wèi)星數(shù)據(jù)格式要求進行編排，最后輔助數(shù)據(jù)按照M位、圖像數(shù)據(jù)按照N-1位串行數(shù)據(jù)發(fā)后送給數(shù)據(jù)輸系統(tǒng)。

模塊的接收設(shè)計：外部輸入該模塊信號有三組，來自三個視頻處理系統(tǒng)，每組有串行數(shù)據(jù)、門控、時鐘CLK3。模塊中設(shè)計了移位寄存器、鎖存器、分頻器。分頻器在門控信號下降沿復(fù)位并進行N分頻產(chǎn)生各自鎖存器時鐘CLK3N。串行數(shù)據(jù)進入移位寄存器，移位時鐘為CLK3，每Nbit數(shù)據(jù)存入鎖存器。CLK3N、CLK3均通過內(nèi)部BUFG進入全局時鐘網(wǎng)絡(luò)。模塊的存儲設(shè)計：設(shè)計RAM控制子模塊和兩組RAM來存儲三個探測器圖像數(shù)據(jù)，RAM控制子模塊中有四個計數(shù)器，其中三個計數(shù)器時鐘為各組CLK3N時鐘，分別控制三個探測器RAM寫地址、寫使能，另外一個計數(shù)器時鐘為讀RAM時鐘CLKoutN-1,由數(shù)據(jù)傳輸時鐘CLKout進行N-1分頻后得到,控制RAM讀地址、讀使能；RAM讀寫采用乒乓操作模式。

模塊的發(fā)送設(shè)計：模塊把高N-1位并行圖像數(shù)據(jù)和M位并行輔助數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，在每行固定位置輸出輔助數(shù)據(jù)和圖像數(shù)據(jù)給數(shù)據(jù)傳輸系統(tǒng)。設(shè)計了移位寄存器、2個鎖存器、選擇器和計數(shù)器。移位寄存器、計數(shù)器的時鐘為CLKout，鎖存器時鐘分別為CLKoutN-1和CLKoutM，CLKoutM由CLKout進行M分頻后得到，并通過內(nèi)部BUFG進入全局時鐘網(wǎng)絡(luò)。數(shù)據(jù)由選擇器在固定時刻來選擇輸出輔助數(shù)據(jù)或圖像數(shù)據(jù)。(3)遙控遙測模塊該模塊接收管理控制系統(tǒng)發(fā)來的焦面成像參數(shù)(增益、積分時間和級數(shù)等)和控制指令(算法開關(guān)、測試模式開關(guān)等)，并轉(zhuǎn)發(fā)給視頻處理系統(tǒng)，同時將焦面成像參數(shù)發(fā)送給輔助數(shù)據(jù)處理模塊；該模塊還接收衛(wèi)星參數(shù)(姿態(tài)、時間碼等)及工程遙測參數(shù)給輔助數(shù)據(jù)處理模塊。模塊中設(shè)計了移位寄存器、鎖存器、選擇器、FIFO、計數(shù)器、RAM以及狀態(tài)機，其所用時鐘均為CLKFPGA6，同時以管理系統(tǒng)發(fā)來的串行時鐘CLKyk、串行使能ENyk為控制信號。對于管理控制系統(tǒng)發(fā)來的串行指令首先經(jīng)過移位寄存器、鎖存器，按照指令碼字，由選擇器分類，若為衛(wèi)星參數(shù)(姿態(tài)、時間碼等)及工程遙測參數(shù)存入RAM；若為焦面成像參數(shù)和控制指令則存入各自FIFO，由狀態(tài)機轉(zhuǎn)移輸出，有限狀態(tài)機如圖4所示。以可見光探測器視頻處理系統(tǒng)為例，發(fā)送狀態(tài)分為空閑狀態(tài)、增益狀態(tài)、級數(shù)狀態(tài)、校正開關(guān)狀態(tài)、測試模式狀態(tài)五個基本狀態(tài)。系統(tǒng)上電后首先進入空閑狀態(tài)，接收到發(fā)送標志信號SendLoadFlag后，首先判斷增益FIFO是否為空,若不為空且允許讀出增益指令,那么讀出并發(fā)送增益,若FIFO為空或不允許讀出增益指令,那么進入級數(shù)狀態(tài),同樣判斷級數(shù)FIFO是否為空,若不為空且允許讀出級數(shù)指令,那么讀出并發(fā)送級數(shù),否則跳轉(zhuǎn)下一狀態(tài),以此類推,直到一個循環(huán)結(jié)束再次進入空閑狀態(tài)，其中各FIFO讀信號和SendLoadFlag在一個行周期的固定時刻輸出。(4)輔助數(shù)據(jù)處理模塊該模塊處理遙控遙測模塊發(fā)來的焦面成像參數(shù)、控制指令及衛(wèi)星參數(shù)，按格式要求進行編排。模塊中設(shè)計計數(shù)器、寄存器和選擇器，所用時鐘均為CLKoutM；寄存器存儲當(dāng)前焦面成像參數(shù)和控制指令，遙控遙測模塊中的RAM存儲衛(wèi)星參數(shù)，計數(shù)器用于產(chǎn)生RAM讀地址和讀使能，以行周期為基準控制選擇器輸出時間，即在行周期特定時刻按衛(wèi)星要求格式順序讀出焦面成像參數(shù)、控制指令和衛(wèi)星參數(shù)。

3仿真驗證與測試

MDCPS設(shè)計采用VHDL硬件描述語言對FPGA內(nèi)部模塊進行描述，采用自頂向下的方法完成，在仿真平臺下進行仿真，通過與硬件模擬器聯(lián)試對系統(tǒng)進行了驗證。以下說明各模塊驗證結(jié)果。同步控制模塊的驗證：從內(nèi)部ROM中讀出的配置碼字發(fā)送給時鐘管理芯片，如圖5中的1所示，包括配置時鐘、使能、碼字，3為放大后的配置碼字時序關(guān)系；由主時鐘生成三個視頻處理系統(tǒng)的同步和時鐘如圖5中的2所示，4為放大后的同步和時鐘的時序關(guān)系。圖像數(shù)據(jù)處理模塊驗證：采用硬件模擬器模擬三個視頻處理系統(tǒng)的數(shù)據(jù)發(fā)送給MDCPS，經(jīng)過處理后按照衛(wèi)星數(shù)據(jù)格式要求進行編排，輸出數(shù)據(jù)由采集卡采集顯示結(jié)果如圖6所示，第1～4包為可見光奇行數(shù)據(jù)、第7～10包為可見光偶行數(shù)據(jù)，第5、6包為短波奇行數(shù)據(jù)，第11、12包為短波偶行數(shù)據(jù)，第13包為中波數(shù)據(jù)，第14、15包為長波數(shù)據(jù)；圖中A所指數(shù)據(jù)為第1～4包固定數(shù)值HexCCC，B所指數(shù)據(jù)為第5、6包固定數(shù)值Hex3333，C所指數(shù)據(jù)為第7～15包漸變數(shù)據(jù)Hex30～C00。遙控遙測模塊的驗證：管理控制系統(tǒng)發(fā)送來遙控遙測信號和三個視頻處理系統(tǒng)接收遙控遙測信號時序關(guān)系相同如圖7所示，包括時鐘、數(shù)據(jù)、門控三個信號，其中t1≥1/4(t3+t4)，t2≥1/4(t3+t4)，t3=t4，二者時鐘頻率不同，前者時鐘頻率為1kHz，后者為15MHz。通過測試用例輸入遙控遙測模塊指令碼a：2200BADC(增益)、b：33000336(級數(shù))、c：2800042C(增益)、d：46000C52(積分時間)、e：2C000430(增益)、f：4C000854(積分時間)，經(jīng)過處理后分別轉(zhuǎn)發(fā)給三個視頻處理系統(tǒng)，圖8為遙控遙測模塊時序仿真圖。可以看出：1所標記為模擬管理控制系統(tǒng)發(fā)來的6條指令碼a、b、c、d、e、f；3為放大后的碼字時序關(guān)系圖；a、b發(fā)送給可見光視頻處理系統(tǒng)，c、d發(fā)送給短/中波紅外視頻處理系統(tǒng)，e、f發(fā)送給長波紅外視頻處理系統(tǒng)；5為放大后的時鐘測量圖，測量值為999.6ns，近似頻率1kHz；2所標記為輸出給三個視頻處理系統(tǒng)的指令碼，4為放大后的細節(jié)時序關(guān)系圖，經(jīng)過各自狀態(tài)機，先輸出增益碼字，再輸出其他如級數(shù)或積分時間碼字等；6為放大后的時鐘測量圖，測量值為66.64ns，近似頻率15MHz。

4結(jié)束語

MDCPS以全譜段光譜成像儀研制為依托，解決了多探測器控制與數(shù)據(jù)處理問題，該系統(tǒng)硬件設(shè)計以FPGA為核心控制處理單元，采用光耦合差分器件進行隔離和傳輸，軟件設(shè)計采用模塊化思想，按照系統(tǒng)功能設(shè)計了同步控制模塊、圖像數(shù)據(jù)處理模塊、遙控遙測模塊和輔助數(shù)據(jù)處理模塊，通過仿真工具進行驗證，并與硬件模擬器連接進行測試，目前已完成與其他系統(tǒng)的聯(lián)試，且通過了力學(xué)試驗、熱循環(huán)試驗等各種環(huán)境試驗驗證，結(jié)果表明該系統(tǒng)已具有完備的功能和良好的性能，易于擴展，它解決了多時鐘域、多數(shù)據(jù)格式的數(shù)據(jù)控制與集成處理等問題，為研制多類型探測器集成的成像儀提供了有力的技術(shù)支持。

作者：成桂梅 劉濤 榮鵬 程甘霖 段京 單位：北京空間機電研究所