本站小編為你精心準備了數據通信接口設計思考參考范文，愿這些范文能點燃您思維的火花，激發您的寫作靈感。歡迎深入閱讀并收藏。

隨著信息產業的快速發展，半導體集成電路被廣泛地應用于通信、電子、計算機等相關的各個領域［1］，集成電路的可靠性問題也得到越來越多人的關注。因此制造商對生產出的芯片進行出廠前的測試是必不可少的，比如在高溫環境下對芯片供給正常值以上的電壓，不斷地給予動態信號等。但這些常用的方法并不高效，老化的成本也較高，如果在這些方法的基礎上加上一些必要的功能測試，收集故障點的一些有用信息，是比較合理的方法。集成電路高溫動態老化測試就是在高溫下對芯片施加應力的同時進行各類功能測試，讓芯片超負荷工作而使其缺陷加速暴露，從而剔除有故障芯片的過程［2］。本文設計了一種數據通信系統，以Altera公司的Cyclone系列現場可編程門陣列(Field-ProgrammableGateArray，FPGA)芯片EP3C16Q240C8為核心，結合三星公司的16/32位高級精簡指令集微處理器(AdvancedRISCMachines，ARM)芯片S3C2440A，采用并行處理和流水線技術，完成整個集成電路動態老化的測試過程。

1系統總體設計

本文設計的系統總體結構如圖1所示。S3C2440A采用了新的總線架構如先進微控制總線架構，低功耗，簡單，精致，且全靜態設計特別適合于對成本和功率敏感型的應用。EP3C16Q240C8擁有豐富的I/O資源和邏輯資源，具有高速并行處理能力，在數據采集領域具有重要的應用價值［4］。兩者之間的信號傳輸方式采用外部總線:指令Cmd［2∶0］，數據Data1［15∶0］。FPGA受ARM寫使能W_EN和讀使能R_EN的控制，當W_EN為低電平時，ARM在寫時鐘Clk_wr的上升沿將相應的數據通過16位數據總線Data1寫入到FPGA中，此時FPGA內與16位數據總線相對應的IO口全部變成輸入狀態;當R_EN為低電平時，ARM在讀時鐘Clk_rd的上升沿通過16位的數據總線Data1從FPGA中讀取相應的數據，此時FPGA內與16位數據總線相對應的IO口全部變成輸出狀態。上位機中的數據通過以太網傳輸到ARM中，最終通過流水線技術儲存到FPGA內部的RAM中;同時FPGA也時刻接收來自測試芯片反饋回的數據，將其保存到內部的另一塊RAM空間中。由于RAM空間有限，反饋回的數據將不斷地被新接收到的數據刷新。

RAM內部儲存的數據如圖2所示。數據幀長度即上位機一個周期內需要給測試芯片發送的老化測試數據的數據總量，在這里以16bits為一幀;理論反饋數據為在測試芯片正常工作的情況下理論上應得到的反饋數據;老化測試數據經上位機向ARM發送后存入FPGA內部的RAM后，FPGA以自身內部獨立的時鐘將此數據通過雙向總線Data2［15∶0］的形式不斷地發送到老化測試芯片中，與此同時測試芯片也將通過Data2不斷地向FPGA發送老化反饋數據。最終FPGA將理論上的反饋數據和老化反饋數據進行數據比對處理，得到老化測試錯誤報告數據上傳到上位機。由于不同的老化測試芯片有著不同的管腳定義，導致Data2總線的16根數據線的輸入/輸出狀態并不是確定的，需要FPGA通過上位機向ARM發送的16位IO口狀態數據進行配置。

2FPGA內部模塊的設計

2．1模塊的總體設計FPGA內部模塊結構如圖3虛框內所示。FPGA內部中的指令總線模塊的功能是FPGA接收來自ARM的相應指令，通過指令解析模塊，將ARM送到數據總線上的數據存入到片內的寄存器中，于此同時FPGA通過數據反饋模塊將數據的接收成功或失敗的狀態反饋回ARM。數據總線模塊A的功能是當ARM向FPGA讀取數據時，總線的模式被配置成輸出;而當ARM向FPGA寫入數據時，總線的模式被配置成輸入［5］。數據總線模塊B根據16位IO口狀態數據配置16位雙向總線的輸入輸出模式，如果IO口狀態為1，則總線中相對應的數據線的模式為輸出，FPGA向測試芯片寫數據;如果IO口狀態為0，則總線中相對應的數據線的模式為輸入，FPGA從測試芯片中讀數據。

2．2模塊的軟件設計本文設計的系統中，ARM負責在每次老化過程實施前，完成向FPGA傳送工作指令、配置參數、老化測試數據、用來比對的正確結果預期圖案;FPGA則根據工作指令完成向ARM反饋測試結果信息的任務。本系統中ARM和FPGA之間的協議流程圖如圖4所示。FPGA經過系統復位后，ARM將給FPGA發送相應的數據，如果經奇偶效驗后數據被成功接收，FPGA通過16位的數據總線給ARM發送回FFFFH的數據，隨后ARM將給FPGA發送協議流程中下一個環節的數據;如果經奇偶校驗后數據接收失敗，FPGA通過16位的數據總線給ARM發送回0000H的數據，ARM將給FPGA重新發送協議流程中上一個環節的數據。FPGA內部模塊的指令解析和數據處理采用有限狀態機的形式進行描述。本系統中共有8個狀態:系統空閑Idle、老化過程中止Lh_stop、老化過程啟動Lh_start、配置測試數據幀長度Data_lgth、配置IO口狀態數據Io_data、配置老化測試數據Lh_data、配置理論上的反饋數據Fd_data、讀取測試錯誤報告數據域Error_data。FPGA根據ARM發送的指令數據Cmd［2∶0］，使狀態機進入相應的狀態，處理相應的命令。RAM模塊由Altera公司提供的IP核生成。本系統中共使用了3塊RAM空間，分別用來存儲老化測試數據、理論和實際反饋數據。

3測試結果

采用74LS04作為系統的測試芯片，行走walking算法實現激勵信號圖案的產生。在Quartus9．1開發平臺下使用VerilogHDL語言測試該系統。使用邏輯分析儀隨機抓取各信號的時序效果如圖5所示。時序中IO口狀態數據IO_data為16’h00ff，測試數據幀長度Data_lgth為255。當實際反饋數據Sj_Fd_data和理論反饋數據LI_Fd_data不同時Error_data的值累加1。

4結束語

本文設計的數據通信系統實現一個自動控制老化作業的過程。經軟硬件驗證，該系統能夠很好地應用于集成電路動態老化測試平臺。經實際測試，該系統工作穩定可靠，老化自動化程度高，具有較好的應用前景。

作者：胡舜峰 張福洪 陳妍芬 徐春暉 單位：杭州電子科技大學通信工程學院