本站小編為你精心準(zhǔn)備了電路板全面測試中邊界掃描技術(shù)探究參考范文，愿這些范文能點燃您思維的火花，激發(fā)您的寫作靈感。歡迎深入閱讀并收藏。

《國外電子測量技術(shù)雜志》2016年第9期

摘要：

板級邊界掃描測試技術(shù)，也就是IEEE-1149.1標(biāo)準(zhǔn)在電子行業(yè)得到了廣泛的認(rèn)可。對于一個特定的電路設(shè)計項目，為了實現(xiàn)最高的測試覆蓋率和最優(yōu)的測試性能，詳盡的可測試性分析是不可或缺的。邊界掃描的可測試性設(shè)計不僅僅是選擇支持JTAG掃描鏈的芯片及設(shè)定芯片特定引腳這么簡單，還需要關(guān)注邊界掃描芯片周圍的邏輯器件或存儲器的簇測試。本文描述了邊界掃描進(jìn)行電路板測試的常用測試項并提出利用邊界掃描技術(shù)提高測試覆蓋率的一些方法。

關(guān)鍵詞：

邊界掃描；互聯(lián)測試；簇測試

1引言

邊界掃描技術(shù)（與IEEE1149.1，JTAG同義）如今已被越來越多的電子工程師所了解，本文旨在介紹邊界掃描技術(shù)在電路板測試中的優(yōu)勢與不足，從而使讀者有更深一步理解。基于邊界掃描技術(shù)的測試內(nèi)容有掃描鏈測試、邊界掃描器件之間的互聯(lián)測試、邊界掃描器件與非邊界掃描器件之間的簇測試等。IEEE-1149.1描述的是對數(shù)字電路的一種準(zhǔn)靜態(tài)測試方法，主要用于檢測板級電路板連接性測試，檢測焊接質(zhì)量。對于PCB走線，元器件參數(shù)，例如電阻、電容、電感，晶振頻率、功率等是無法測試的。雖然支持IEEE-1149.4標(biāo)準(zhǔn)的器件可以做電流注入和電壓測量等部分模擬信號測試功能，但是由于支持該標(biāo)準(zhǔn)的器件寥寥無幾，暫時仍無法大量應(yīng)用。

2邊界掃描互聯(lián)測試

2.1板級邊界掃描互聯(lián)測試

通常情況下，今天的數(shù)字電子產(chǎn)品通常會涉及一片或多片支持IEEE-1149.1的器件，如DSP、FPGA/CPLD、ARM、ASIC芯片等。通過編程口JTAG建立邊界掃描鏈，可完成互聯(lián)測試，互聯(lián)測試可以檢測結(jié)構(gòu)性的故障，如網(wǎng)絡(luò)的固定故障、短路、開路。掃描鏈測試是測試邊界掃描器件是否焊接完好，這是基于邊界掃描技術(shù)完成測試的基礎(chǔ)，如圖1所示，為一條掃描鏈上有4個邊界掃描芯片，讀出芯片的ID為正確值則掃描鏈測試通過?；ヂ?lián)測試是在邊界掃描器件在外測試模式（EXTEST模式）內(nèi)完成的，測試序列包含邊界掃描單位預(yù)加載和輸入單元的邏輯電平采集兩步驟。數(shù)字PCB板上一個網(wǎng)絡(luò)上的邊界掃描測試資源決定了該網(wǎng)絡(luò)的可測試性。如圖2所示提供了一些不同邊界掃描測試資源的樣本。圖2(a)代表一個只有邊界掃描輸出單元的網(wǎng)絡(luò)。該輸出無法被控制，同時該網(wǎng)絡(luò)沒有邊界掃描輸入單元，因此，邊界掃描技術(shù)無法檢測開路或固定故障。為滿足測試條件，需要在外部增加資源，如在電路板外部連至另一個支持輸入邊界掃描單元的I/O，或者用萬用表采集電壓。圖2(b)網(wǎng)絡(luò)只有含有一個輸入邊界掃描端口，沒有輸出能力。這樣的網(wǎng)絡(luò)也無法用邊界掃描技術(shù)進(jìn)行檢測。如果在該網(wǎng)絡(luò)上增加上拉電阻，可檢測網(wǎng)絡(luò)固定0的故障，但仍無法檢測網(wǎng)絡(luò)固定1的故障。圖2(c)包含一個輸入邊界掃描端口和一個輸出邊界掃描端口。圖2(d)代表一個輸入邊界掃描端口和一個輸出可被控制邊界掃描端口。圖2(e)包含一個輸入邊界掃描端口和一個輸出可被控制、可被監(jiān)視的輸出邊界掃描端口。圖2(f)包含兩個雙向邊界掃描端口，每個端口可以實現(xiàn)輸出控制、輸入、輸出值設(shè)定。該種設(shè)計是最常用的，一般的FPGA引腳均是雙向邊界掃描端口。圖2(c)到圖2(f)的網(wǎng)絡(luò)，運用邊界掃描技術(shù)可以檢測開路、短路、固定故障，但是無法定位出是哪個芯片引腳出現(xiàn)問題。圖2(g)表示一個網(wǎng)絡(luò)含有3個雙向邊界掃描端口，這樣的網(wǎng)絡(luò)可以實現(xiàn)所有的測試，如果出現(xiàn)短路故障，通過邊界掃描可以將故障定位到芯片引腳。圖2(h)中，有些邊界掃描引腳輸出端是共享控制單元的。這些控制單元限制了對邊界掃描引腳的測試，因為共享了控制端意味多個端口需同時設(shè)為輸入端或輸出端。在圖2(h)中，左面上部是兩個輸出控制端共享，無輸入功能的引腳。右面是兩個輸出控制端共享，有輸入功能的引腳。左面下部是一個無控制端的輸出引腳，為了保護(hù)芯片，邊界掃描軟件自動生成的測試程序會將邊界掃描器件設(shè)置在安全的狀態(tài)下，對于該網(wǎng)絡(luò)，由于左面是常輸出端口，因此右面的端口需始終配置為輸入模式。同時右面的輸出端口是共享控制端的，所以右面的兩個引腳均只能配置為輸入模式，進(jìn)而導(dǎo)致故障定位能力降低。圖2(h)中的所有網(wǎng)絡(luò)可以檢測開路、短路、固定故障，但是無法定位故障是哪個芯片引腳。圖2中所有的電路均無非邊界掃描器件，在實際應(yīng)用中，邊界掃描器件的引腳還可能會連接至電阻、電容、連接器等無源器件上，還可能連接至ADC、DAC、數(shù)字邏輯芯片上。利用自動測試向量生成（ATPG）工具，為了安全和全面的測試所有網(wǎng)絡(luò)，邊界掃描軟件需要了解到每一個器件的功能，從而決定是否配置及如何設(shè)置非邊界掃描器件的引腳。在理想狀態(tài)下，所有的非邊界掃描器件均需要在邊界掃描軟件的器件庫中描述其模型。這樣邊界掃描軟件可以自動產(chǎn)生以最少的安全測試向量完成盡可能多的測試覆蓋率。如圖3所示，兩個雙向緩沖器U600、U601和一個存儲器U500共享一個數(shù)據(jù)總線。U300和U603為兩個邊界掃描器件。任何邊界掃描測試均需使所有器件處于安全的狀態(tài)，在本例中，兩個緩沖器的選通方向必須保持一致，U600、U601可以在互聯(lián)測試中判斷是否出現(xiàn)短路、斷路，也可以單獨設(shè)計簇測試完成U600、U601的網(wǎng)絡(luò)測試。

2.2IEEE-1149.1互聯(lián)測試的不足

邊界掃描互聯(lián)測試的不足是僅能測試邊界掃描器件I/O引腳間的網(wǎng)絡(luò)（包含有緩沖器電路在內(nèi)），并且測試速度相對較慢，在一定程度上可以認(rèn)為是靜態(tài)測試。舉例來說，一條完整的掃描鏈上存在10000個邊界掃描單元，控制器以10MHz的測試時鐘（TCK）速率進(jìn)行測試，相當(dāng)于是以1kHz的速度做測試。這意味著邊界掃描互聯(lián)測試無法檢測只有在正常工作速率下才能出現(xiàn)的故障。互聯(lián)測試的另一個不足是非邊界掃描器件無法在互聯(lián)測試中完成測試（緩沖器、總線收發(fā)器、上拉/下拉電阻除外），但是非邊界掃描器件可在簇測試中完成檢測。

3簇測試

部分電路不可通過互連測試檢測，則一般考慮用簇測試，簇測試的含義是利用邊界掃描器件的資源完成對周圍非邊界掃描器件的測試。如連接至邊界掃描I/O引腳的邏輯芯片的測試被稱為邏輯簇測試（如圖4所示）；電源和運放等被稱為模擬簇測試；分立的（相對于嵌入式的）存儲器器件被稱為存儲器簇測試；還有接口簇測試是邊界掃描器件I/O連到電路板邊緣連接器的部分。圖4中的邏輯簇測試，一般會由多個邏輯器件組成，它們的輸入輸出均連接至邊界掃描I/O引腳中。這樣就可以通過邊界掃描I/O模擬邏輯輸入，再采集邏輯輸出。完成對邏輯器件的功能測試，但是有一點需要注意，測試是在相對較低的速度下完成的，這取決于邊界掃描鏈長度和TCK的速率。一般無法達(dá)到正常工作模式的速度。

3.1邏輯和接口簇測試

邏輯簇測試是通過邏輯器件連至邊界掃描器件引腳來完成測試的，測試覆蓋率和故障檢測率取決于邏輯簇內(nèi)部有多少測試點連接至邊界掃描器件引腳中。在邏輯簇測試中一個要點是避免總線競爭，圖4中包含4個2輸入與非門和4個非反向緩沖器，緩沖器U702B和U702C輸出連接R705的兩端，并設(shè)計至邊界掃描I/O中，在邊界掃描測試中電阻被認(rèn)為是一根直連導(dǎo)線，這樣就導(dǎo)致了兩個緩沖器的輸出是短路的，如果同時配置為輸出則可能會導(dǎo)致緩沖器損壞，因此邊界掃描軟件只能允許同一時間內(nèi)一個緩沖器使能輸出，否則軟件會提示錯誤。接口簇測試是驗證邊界掃描芯片引腳到連接器的連接性和基本功能。接口部分一般會設(shè)計有邊緣連接器，如果需要進(jìn)行接口簇測試，需要在電路板外部增加額外的邊界掃描資源來提高可測試性。

3.2存儲器簇測試

存儲器簇測試的目的是確定是否所有存儲器都與邊界掃描器件焊接良好，保證存儲器能夠正常工作，沒有短路、斷路、固定故障。存儲器簇測試很多情況都不是與邊界掃描器件直連的，中間會增加邏輯芯片，如圖5所示，SRAM（U500）由3個邊界掃描器件所控制（U300、U603、U700），同時數(shù)據(jù)總線和地址總線經(jīng)過了3個緩沖器（U600、U601、U604)。存儲器簇測試通常是由ATPG工具自動產(chǎn)生的。但是ATPG工具需要存儲器的模型才可自動產(chǎn)生測試向量。為了簡化開發(fā)難度和時間，一般邊界掃描軟件提供器件庫描述所有的器件模型。邊界掃描軟件依賴器件模型提供的信息生成存儲器測試程序。同樣，通過邏輯緩沖器和收發(fā)器的模型也可以自動生成測試程序。值得注意的是存儲器簇測試的目的不是遍歷所有存儲器的地址空間內(nèi)的數(shù)據(jù)，而是判斷存儲器與邊界掃描器件之間焊接的好壞。如圖5所示中的RAM是一個標(biāo)準(zhǔn)的異步SRAM，讀寫時序相對比較簡單，只有3條控制線（器件使能、寫使能和輸出使能），存儲器簇測試的同時完成對邏輯器件的控制，RAM測試算法可參考如圖6所示流程，該RAM數(shù)據(jù)總線是16位，地址總線是18位。

4在線編程應(yīng)用

如今的可編程邏輯器件如PLD和FPGA都利用IEEE-1149.1接口進(jìn)行配置和下載程序。邊界掃描技術(shù)可以以多種文件格式完成對邊界掃描器件在線編程，如SVF格式、STAPL格式或IEEE1532文件格式。在線編程的實現(xiàn)使得自動測試設(shè)備（ATE）可以將下載程序和功能軟件設(shè)計為一個整體，減少人工點擊下載軟件的工作。但值得注意的是FPGA一旦下載程序后，F(xiàn)PGA的I/O引腳配置和電平可能與未下載之前是不同的，配置后的邊界掃描描述語言（BSDL）文件可在FPGA設(shè)計軟件中單獨導(dǎo)出使用。

5總結(jié)

邊界掃描技術(shù)IEEE1149.1發(fā)展已較為成熟并在歐美國家得到廣泛應(yīng)用，通過邊界掃描技術(shù)可大幅提高產(chǎn)品的測試覆蓋率和故障檢測率，國內(nèi)的使用率較低但也呈現(xiàn)逐年上升的趨勢。本文介紹了邊界掃描技術(shù)在電路板測試的優(yōu)勢和不足，希望讀者可以更深入的理解邊界掃描技術(shù)，從而改善中國電子產(chǎn)品的可測試性并最終提高可靠性。

作者:陸云云 單位:北京泛華恒興科技有限公司