本站小編為你精心準備了高速時鐘信號的匹配電路設計與分析參考范文，愿這些范文能點燃您思維的火花，激發您的寫作靈感。歡迎深入閱讀并收藏。

摘要：時鐘信號是數字電路能夠正常工作的基礎，決定著數據能否正常判決。但是隨著集成電路工藝的發展，時鐘信號的邊沿變化速率都變得非常快，快速的邊沿速率會導致嚴重的信號完整性和電磁兼容性問題，為了確保時鐘信號的完整性，時鐘信號需要進行匹配設計。信號完整性分析中常用的幾種匹配方法是否都適合于時鐘信號，各種匹配方法的取值如何確定就成為了設計難點。為了能夠獲取高質量的時鐘信號，文章結合仿真分析的方法，設計出典型時鐘電路RC匹配電路，指導實際應用。

關鍵詞：時鐘信號；匹配電路；信號完整性

0前言

當今電子技術不斷地發展，高密、高速、高可靠性已經成為電子產品所面臨的難題之一。集成電路也隨著這一發展不斷地改進工藝以應對信號的快速翻轉，14納米技術已經在商用產品中通用。信號快速的翻轉給我們提供更高速率的可能性的同時也引入了新的問題，信號的邊沿速率也變得非常快。特別是時鐘等邊沿敏感信號，快速的邊沿速率會導致嚴重的信號完整性和電磁兼容性問題。為了在設計階段就能提前解決這一系列的問題，提高產品的設計效率，就需要深入探討時鐘的原理設計、PCB設計。本文將結合仿真分析的方法，詳細介紹時鐘設計。

1基本概念

高速電路設計是當今的一個熱門的話題，但是高速電路的定義卻不是那么的清晰明確，現在比較通用的定義為信號的上升時間小于6倍的信號傳輸時延時，就認為此信號為高速信號。當信號頻率較高（高于30MHz）時，信號的邊沿速率一定比較快，此時可以認為是高速信號，當信號速率不高（低于30MHz）時，但是由于工藝問題信號速率較快，此時也可以認為是高速信號。

2時鐘線設計

時鐘信號是電路設計中的時序基準，是決定其他電路信號是否能夠被正常運轉的基礎，因此時鐘信號自身的電路設計及信號質量非常關鍵，本節將詳細闡述時鐘信號的電氣要求、設計方法以及仿真分析。

2.1時鐘信號的電氣要求

時鐘信號一般為LVCOMS、LVTTL等類型的電平信號，其電氣特性要求與LVCOMS、LVTTL等信號類似，一般包括高電平判決門限、低電平判決門限、周期、上升/下降時間以及占空比等。

2.2時鐘信號匹配電路的設計方法

由上文可知時鐘信號非常重要，并且信號特性要求非常高，那么就需要針對此信號進行詳盡的設計分析確保時鐘信號的完整性。時鐘信號一般是點對點信號，而點對點信號的匹配設計方式有四種，其優缺點分析如下：（1）源端串聯匹配（圖2-a所示）：優點：適用于各類負載，且阻值選擇靈活；對器件的限制比較小、沒有直流功耗、消除振鈴非常有效（特別是過驅動模式）、有效地消除二次反射；缺點：可能會對上升下降時間有所影響、必須緊挨著驅動器放置、驅動器的上拉管和下拉管的內阻有所區別、不能完全匹配、對于多負載情況，作用有限；（2）末端并聯匹配（圖2-b所示）：優點：適用于多負載電路設計；匹配阻抗易于選擇；在多負載電路設計中只需要對其中一個芯片添加負載；缺點：增加了直流負載、增加了系統功耗；信號的幅度會有所減小；（3）末端戴維南匹配（圖2-c所示）：優點：適用于多負載電路設計；適用于SSTL/HSTL這類的線性結構；可以設置偏置電壓、噪聲裕量增加；缺點：增加了直流負載、增加了系統功耗；信號的幅度有所減小、需要兩個分立器件；（4）末端RC匹配（圖2-d所示）：優點：適用于多負載電路設計；匹配阻抗易于選擇；沒有直流功耗；缺點：需要兩個分立器件、Ct增加了負載電容、由于RC時常數增加了信號時延、適用于周期性信號、Ct的值比較難優化，與信號的頻率有直接的關系。綜上分析，這四種點對點信號的匹配設計均適用于時鐘濾波，但是從功耗的角度考慮，一般選用a和d。其中串聯匹配的設計比較簡單，無需深入分析；而RC濾波設計較另外三種設計復雜，其容值的選擇直接會影響信號的波形，因此本文將針對時鐘信號RC匹配設計進行詳細分析。

2.3時鐘信號的RC匹配電路設計

在時鐘信號RC匹配電路設計中，匹配元器件R和C的選值非常關鍵，本節將通過仿真以及理論計算的方式來對其進行深入的原理分析。典型RC匹配電路設計如下圖3“電路設計圖”所示，其時鐘驅動器可以等效為脈沖源與內阻的串聯（cmos電路的內阻一般為20ohm左右），時鐘接收器可以等效為1012ohm的內阻（相當于開路），時鐘發送端有33ohm的內阻，時鐘接收端有15ohm與0.01uf的下拉，發送端和接收端之間為信號傳輸線。

2.4典型的時鐘信號RC匹配電路

綜上分析，當電容取值較小的時候，電容僅作為拉緩邊沿的作用，此時電阻對于直流特性的影響微乎其微，推薦選用10pf左右的電容；但在考慮信號的傳輸線特性時，此處的電阻與傳輸線的特性阻抗會是一個阻抗突變點，因此如果為了做阻抗匹配，需要選用50ohm在做阻抗匹配，整個此處的電路就變成典型的RC匹配形式。

3結語

時鐘信號的RC匹配電路是為了能夠優化時鐘信號的質量，其中電阻的選用原則是與信號線阻抗匹配，電容的選用要避免因其充電速度嚴重影響波形質量，一般推薦選用皮法級電容，這樣才能保證時鐘信號的完整性、確保時鐘信號滿足電氣要求。

參考文獻：

[1]張木水,李玉山.信號完整性分析與設計[M].北京:電子工業出版社m2010.

[2]邵鵬.信號/電源完整性仿真分析與實踐[M].北京：電子工業出版社m2013.

[3]王卿,崔海蒸.高速電路設計中的信號完整性分析[J].電子元器件應用m2008,10(3):69-72.

[4]Brooks.信號完整性問題和印制電路板設計[M].北京:機械工業出版社,2005.

[5]程昱.精通ProtelDXP電路設計[M].北京:清華大學出版社,2004.

作者：韓嫚莉；劉婷婷 單位：中國航空工業西安航空計算技術研究所