本站小編為你精心準(zhǔn)備了電路接口設(shè)計(jì)論文參考范文，愿這些范文能點(diǎn)燃您思維的火花，激發(fā)您的寫作靈感。歡迎深入閱讀并收藏。

一、檢測(cè)裝置接口電路的硬件環(huán)境

C8051F000、SRAM、地址鎖存器之間的硬件連接框圖如圖2所示。微處理器C8051的地址線和SRAM的地址次線分別對(duì)應(yīng)相連，進(jìn)行地址的選通；“CS”、“WR”、“RD”等控制指令分別相連，進(jìn)行讀、寫的控制，AD[7：0]為地址、數(shù)據(jù)復(fù)用總線，分別與鎖存器和SRAM的輸入輸出接口相連，進(jìn)行相應(yīng)的地址與數(shù)據(jù)的通信。檢測(cè)裝置C8051F000、（128k× 8）SRAM和地址鎖存器硬件電路接口部分采用地址和數(shù)據(jù)總線復(fù)用的方式以減少所需要的端口引腳數(shù)。當(dāng)傳輸數(shù)據(jù)時(shí)低位地址保持在一個(gè)鎖存器中。圖3給出了該實(shí)現(xiàn)方案經(jīng)過(guò)驗(yàn)證的電源電路圖和C8051F000、SRAM、地址鎖存器之間詳細(xì)的電路配置圖。

雙向端口操作 接口部分采用地址和數(shù)據(jù)總線復(fù)用的方式以減少所需要的端口引腳數(shù)。當(dāng)傳輸數(shù)據(jù)時(shí)低位地址保持在一個(gè)鎖存器中，“Data1”用作數(shù)據(jù)輸入總線輸出總線和部分地址總線，對(duì)總線的復(fù)用需要對(duì)端口的配置進(jìn)行動(dòng)態(tài)改變使端口按需要設(shè)置為輸入或輸出。為了將一個(gè)端口引腳配置為輸入，必須將其相應(yīng)的端口配置寄存器位（PRTnCF.x）設(shè)置為“0”使其輸出方式為“漏極開(kāi)路”，寄存器鎖存位（Pn.x）必須設(shè)置為“1”，使其輸出狀態(tài)為高阻態(tài)。例如下面的代碼將端口0的所有引腳配置為輸入：movPRT0CF，#00h；漏極開(kāi)路輸出方式movP0，#0ffh；高阻抗下面的代碼將端口0的所有引腳配置為推挽輸出方式：movPRT0CF，#0ffh；推挽輸出方式SRAM_Read子程序（見(jiàn)程序代碼部分）給出改變端口方向的一個(gè)例子，在程序執(zhí)行的前一階段“DATA1”口被配置為輸出，將低字節(jié)地址輸出到端口鎖存器，在程序執(zhí)行的第二階段“DATA1”口被配置為輸入，從外部SRAM讀取數(shù)據(jù)。

二、接口電路程序控制實(shí)現(xiàn)

該程序控制系統(tǒng)由初始化SRAM接口邏輯程序、讀外部SRAM程序、寫外部SRAM程序等組成，功能是通過(guò)該接口電路程序?qū)崿F(xiàn)硬件間的有效連接，實(shí)現(xiàn)穩(wěn)定的通信，從而實(shí)現(xiàn)對(duì)記錄盤的各種配置以及對(duì)記錄數(shù)據(jù)進(jìn)行精確管理。程序代碼中的主程序概述了如何對(duì)該外部128KBSRAM的每一個(gè)字節(jié)進(jìn)行讀寫，該程序向外部SRAM寫入一個(gè)字節(jié)，再?gòu)膶懭氲牡刂纷x回，然后比較回讀的值與寫入的值是否一致，程序接著處理下一個(gè)地址，直到整個(gè)64K的存儲(chǔ)塊寫完，一旦低存儲(chǔ)塊寫完，程序?qū)ⅰ癆16位”置1（見(jiàn)示例代碼中“常數(shù)和聲明”一節(jié)），切換到高存儲(chǔ)塊。程序?qū)⒔又鴮?duì)高存儲(chǔ)塊的每個(gè)字節(jié)進(jìn)行同樣的讀、寫和校驗(yàn)操作。

三、結(jié)語(yǔ)

本系統(tǒng)以較為成熟的C8051F000和TC74VHC537FW為控制處理核心，采用多路復(fù)用的并行接口方案，使用通用I/O端口，實(shí)現(xiàn)了與飛控核心部件SRMA的通信，從讀或?qū)戇^(guò)程的進(jìn)入到返回，一個(gè)字節(jié)讀或字節(jié)寫占用34個(gè)SYSCLK周期，對(duì)于20MHz的SYSCLK，相當(dāng)于1.7µs。這就是說(shuō)可以達(dá)到的最大傳輸率為588K字節(jié)/s，達(dá)到了較高的數(shù)據(jù)傳輸率。為類似的工程應(yīng)用提供了可行的參考途徑。

作者：白仲斐孫科單位：中國(guó)飛行試驗(yàn)研究院